Title: Cohérence de caches dans les architectures manycores et simulation
Date and Place: 21 / 05 / 2019 11:00 in TD-C
Host: Guillaume Salagnac
Abstract:
Les besoins en calcul toujours plus important ainsi que la prise en compte de l’efficacité énergétique ont conduit au développement des architectures manycores dont les travaux de recherche sont nombreux et en particulier autour du modèle mémoire. Si nous considérons les machines à mémoire partagée, le passage à l’échelle des protocoles de cohérence de caches est un problème encore ouvert. En effet, les protocoles basés sur l’espionnage, qui doivent transmettre à tous les caches les informations de cohérence, engendrent un nombre important de messages dont peu sont effectivement utiles. En revanche, les protocoles avec répertoires visent à n’envoyer des messages qu’aux caches qui en ont besoin. Dans ce cas, lorsque l’on augmente le nombre de cœurs, la taille du répertoire augmente en largeur et en profondeur et peut même dépasser la taille des données présentent dans les caches. Pour passer à l’échelle, un protocole doit émettre un nombre raisonnable de messages de cohérence et limiter le matériel utilisé pour la cohérence et en particulier pour la mémorisation du répertoire. Dans cette présentation, nous parlerons de DCC (Dynamic Coherent Cluster), une représentation dynamique de la liste des copies pour la cohérence de caches. Dans un second temps, nous nous intéresserons à la simulation de ces architectures qui freinent leur développement. En effet, plus un simulateur est précis plus les temps de simulation sont importants. Une des raisons est que la grande majorité des simulateurs ne s’exécutent pas en parallèle, ainsi une simulation de N cœurs est faite sur un seul cœur physique. Afin d’évaluer rapidement une architecture, nous proposerons un modèle de cache à haut niveau d’abstraction dans lequel des traces provenant d’un simulateur précis (gem5) sont injectées. DCC et d’autres représentations de la liste des copies seront évaluées à l’aide de cette méthodologie.
Biography:
Julie Dumas a obtenu sa thèse de doctorat en informatique à l’Université Grenoble Alpes en 2017. Ses travaux de recherche s’articulent autour de l’architecture des ordinateurs et plus particulièrement à la gestion de la mémoire dans les architectures de type manycores ainsi qu’aux techniques de simulation de ces dernières.